Synopsys stops vital chip design updates to Huawei

digfact

https://www.google.it/amp/s/readnews.xyz/synopsys-stops-vital-chip-design-updates-to-huawei/amp/


Without those updates, the design process would face endless problems, and chip manufacturers could become reluctant to put those designs into mass production, this person told Nikkei.

“It’s like designing those chips in the dark,” another industry manager said. “That could take a lot longer and even result in failures.”

digfact

通信技术你问我答 (积分兑奖)

兵器废掉，眼镜戳瞎，太狠了。

ykcul

用华大九天软件设计去中芯国际代工，结果会怎么样？

digfact

ykcul 发表于 2020-5-24 11:51
用华大九天软件设计去中芯国际代工，结果会怎么样？

频繁流片失败吧

digfact

失败过两次后中芯就不敢接第三次单了

digfact

哦对了，可能中芯连第一次单都不敢接。

digfact

华为中兴最强 发表于 2020-5-24 11:56
不知道的事请你不要随便乱说好吧。

好吧，我这个帖子该说的说完了。

ykcul

digfact 发表于 2020-5-24 11:53
频繁流片失败吧

意思是华大九天与synopsys的差距比中芯国际跟台积电的差距要大得多？

xsohydra

华为中兴最强 发表于 2020-5-24 12:02
有些人连EDA覆盖哪些设计，最最基本常识都没有，以为都是中芯国际的手机芯片那种，中芯国际也代工生产模拟器 ...

所以数字IC还是Cadence和新思难以取代？

master123

华为中兴最强 发表于 2020-5-24 12:41
部分可以替代，全流程设计还做不到 积累IP不够，客观说，还是有差距的，但是海思肯定有预案的，各种方案， ...

ASIC不清楚，FPGA从未用过外来的IP包，都是自己搞的。

jnjn

华为中兴最强 发表于 2020-5-24 11:50
谁稀罕你，，，没什么，中国人都是这么过来的，才有今天产业水平

你行你上

digfact

。