通信人家园

标题: 高通骁龙888之类的芯片是内置硬件基带处理模块，还是采用SOC处理器软件实现？ [查看完整版帖子] [打印本页]

时间: 2022-10-13 22:59

作者: 枫叶荻花秋瑟瑟 标题: 高通骁龙888之类的芯片是内置硬件基带处理模块，还是采用SOC处理器软件实现？

如果5G基带被禁用，可否自己编写软件代码，在该处理器上实现5G处理呢？

时间: 2022-10-13 23:03

作者: phenix21

使用软件代码就可以苹果何必用高通基带？

时间: 2022-10-13 23:06

作者: 家园会员

phenix21 发表于 2022-10-13 23:03
使用软件代码就可以苹果何必用高通基带？

这个楼主提的这问题其实很有意义。

时间: 2022-10-14 15:05

作者: oxy_hazard

如果做过无线物理层L1 PHY以及L2 RLC/MAC的开发就知道，有些PHY层处理流程必须使用DSP core或者ASIC电路去直接完成，而不是用通用CPU........

说得简单一点，在NR中，对于PDSCH/PUSCH这样物理信道，你要完成1个子帧的数据处理，意味着你要在1ms内毫不出错地完成类似传输块CRC、LDPC码图选择、code block分区、频道编码、速率匹配、抽样、调制、天线端口匹配、PRB匹配一系列动作，只要你这一子帧数据出错，或者无法在1000us内按时完成整个流程，整个子帧数据扔掉，朝L2发Hack，然后后面找子帧重新处理.....

那个对于时序的严格要求，还有并行度的要求，你说要用老黄家的4090 GPU上CUDA核去完成倒是有可能，直接扔到通用CPU的深长流水线上去做太慢太浪费硬件资源了.....上面那些流程在通用CPU上用matlab跑个仿真倒是可能，没专门ASIC电路针对这些流程加速，CPU得堆多少，还得弄个小型的实时操作系统调度这些流程，不合算.....

时间: 2022-10-14 15:08

作者: oxy_hazard

家园会员发表于 2022-10-13 23:06
这个楼主提的这问题其实很有意义。

CPU跑仿真可以，L1 PHY没有硬件加速免谈......

基带开发厂商不是没想过，评估下来用GPU跑CUDA到时候有可能做出来，那个并行度够，时序也勉强能保证。

时间: 2022-10-14 23:13

作者: 枫叶荻花秋瑟瑟

oxy_hazard 发表于 2022-10-14 15:05
如果做过无线物理层L1 PHY以及L2 RLC/MAC的开发就知道，有些PHY层处理流程必须使用DSP core或者ASIC电路去直 ...

有道理！这表明，OPEN-ran架构中实时信号处理基本不可能采用X86等通用CPU实现。。。而如果通用CPU在open 架构中仅处理一些非实时的协议等，则任何架构的CPU均可实现，比如也可采用 ARM或 RISC-V架构的CPU用于OPEN架构的上述非实时信号处理

时间: 2022-10-15 17:40

作者: 枫叶荻花秋瑟瑟

oxy_hazard 发表于 2022-10-14 15:05...有些PHY层处理流程必须使用DSP core或者ASIC电路去直接完成...

使用高通SOC芯片的开发者或厂商，可否自己编写代码调用其“DSP core或者ASIC电路”呢。。

时间: 2022-10-15 17:44

作者: master123

在2G/3G/4G基带ASIC中，信道部分用DSP/GPU，FEC解码用ASIC

时间: 2022-10-15 21:06

作者: MPS100

用高端FPGA，成本高。

时间: 2022-10-15 21:07

作者: 123就是123

不可能，7G的空口速率通用芯片处理不过来

时间: 2022-10-15 23:14

作者: 枫叶荻花秋瑟瑟

123就是123 发表于 2022-10-15 21:07
不可能，7G的空口速率通用芯片处理不过来

那就是说，用X86之类构建OPEN-RAN是不可能的。。。

时间: 2022-10-17 08:46

作者: oxy_hazard

枫叶荻花秋瑟瑟发表于 2022-10-15 17:40
使用高通SOC芯片的开发者或厂商，可否自己编写代码调用其“DSP core或者ASIC电路”呢。。

事实当中几个大厂就是这么干的......

时间: 2022-10-17 08:47

作者: oxy_hazard

master123 发表于 2022-10-15 17:44
在2G/3G/4G基带ASIC中，信道部分用DSP/GPU，FEC解码用ASIC

对.....关键就是物理信道的处理，有时序性....

时间: 2022-10-17 09:05

作者: oxy_hazard

枫叶荻花秋瑟瑟发表于 2022-10-14 23:13
有道理！这表明，OPEN-ran架构中实时信号处理基本不可能采用X86等通用CPU实现。。。而如果通用CPU在open ...

事实当中几家大厂这几个指令集都试过，别说x86 risc-v了，4G时代连mips/ppc都用过.......

非实时数字信号处理，仅仅是L2调度，用什么指令集都无所谓，要是自家有SOC设计能力，你要选择的只是用哪个指令集效率相对高，授权费相对低，自己设计完了自己用，都堆到7nm就足够了，任何指令集主频都够高，核数够多，足够处理..... 至于大家都用ARM无非是生态链问题....

至于实时信号处理部分，呵呵呵，硬件ASIC/DSP core是绕不开的.....

时间: 2022-10-17 09:07

作者: oxy_hazard

枫叶荻花秋瑟瑟发表于 2022-10-15 23:14
那就是说，用X86之类构建OPEN-RAN是不可能的。。。

说得精确点，纯用x86是不可能的..... 如果没有其他专有硬件辅助的话....

时间: 2022-10-17 09:10

作者: lapp2020

oxy_hazard 发表于 2022-10-14 15:05
如果做过无线物理层L1 PHY以及L2 RLC/MAC的开发就知道，有些PHY层处理流程必须使用DSP core或者ASIC电路去直 ...

你跟这个外行费那么多功夫干吗？这家伙p都不懂，你看看以往发帖记录就知道了。

通信人家园 (https://www.txrjy.com/)