通信人家园

标题: 23、如果线路时钟比设备时钟快，设备将出现___负__指针调整？ [查看完整版帖子] [打印本页]

时间: 2009-10-24 22:05

作者: 鼹鼠臭臭 标题: 23、如果线路时钟比设备时钟快，设备将出现___负__指针调整？

我觉得这道题很奇怪设备时钟不是跟踪线路时钟么？即使假设设备用的时钟是自己的设备时钟也不会出现负调整啊负调整是VC速率大于AU速率 3个H3字节填满净负荷正调整是净负荷少了这道题是线路时钟比设备时钟快也就是AU>VC 该正调整啊

请大虾解答

时间: 2009-10-27 08:53

作者: mzcss

指针调整产生的根本原因是SDH的各站点之间存在着不同步，如图：

图 1-1
时钟示意图
在理论情况下，系统时钟跟踪接收时钟，发送时钟使用系统时钟，而如图所示的网元当与上一个网元保持同步时，各站之间不应产生指针调整，此时发送时钟和接收时钟保持同步，各VC在AU和TU帧内保持固定的位置。则该站不应产生指针调整。
当网元同步发生故障时，系统时钟与接收时钟存在频率偏差，即本网元的AU4和上游网元输入的VC4的帧速率不同。此时，我们则需要进行指针调整－－在AU指针区的H3字节填充信息或是在VC前插入填充伪信息的空闲字节，降低和提高VC的帧速率；同时指针值发生加或减的变化，产生所谓的指针调整。
上述过程具体如下：在SDH系统线路信号的接收侧，有一深度为H的先进先出FIFO寄存器，如图1-5所示。

图 1-2
AU指针调整产生机理图
从远端站点线路发过来的信号，经时钟提取和数据分离后，数据以远端站点的时钟频率CLKW写入FIFO中，数据写入地址为0；同时，本端系统以本站时钟频率CLKR将FIFO内的数据读出，数据的读出地址为FIFO寄存器中最早写入的数据地址，假设为RA。如果远端站点的时钟和本站时钟不同步，存在频偏，也就是FIFO数据的写入或读出速度不一样，则数据的读出地址将会发生变化：
Ÿ
当数据写入速度大于数据读出速度时，RA将增加；
Ÿ
当数据写入速度小于数据读出速度时，RA将减小。
规定一个允许的数据读出地址值最小值Lmin和最大值Lmax。则：
Ÿ
当Lmin < RA < Lmax 时，不产生AU指针调整；
Ÿ
当Lmin ≥ RA 时，产生AU指针正调整；
原因：在这种情况下，系统时钟的读出操作会在下一帧的H3最后一位的位置多停留24个周期不变。这样相当于在该帧的H3字节后插入了3个字节，从而导致下一帧以后的J1位置后移3个字节，即AU指针正调整。
Ÿ
当RA ≥Lmax 时，产生AU指针负调整；
原因：在这种情况下，系统时钟的读出操作会在下一帧的H2最后一位的位置，跳过3个H3字节，从而导致下一帧以后的J1位置前移3个字节，即AU指针负调整。
当RA = H 时，FIFO溢出，重新初始化 RA=H/2 ，数据丢失，产生误码；
因此，产生AU指针调整最根本的原因，是由于上下游两个站间的时钟不同步引起的

通信人家园 (https://www.txrjy.com/)