按照马斯克此前的说法,AI6 与 AI6.5 的设计中,大约一半的 TRIP AI 计算加速器资源都围绕 SRAM 展开。这种设计方向并不难理解。随着 AI 推理模型越来越依赖局部数据复用,SRAM 的意义已经不只是缓存,而是在一定程度上替代 DRAM 参与高频数据交换。相比外部显存,SRAM 能提供数量级更高的有效带宽,同时降低访问延迟。
AI6.5 如果继续维持大规模 SRAM 设计,同时叠加 LPDDR6 和高密度 AI 阵列,其制造难度已经接近当前先进工艺最敏感的区域。台积电能够长期承接这类订单,并不是因为单纯“性能更强”,而是其在 SRAM 良率、功耗一致性和大规模量产稳定性上已经经过多年验证。
这也是目前争议最大的地方。英特尔先进节点虽然已经逐步进入客户验证阶段,但在大规模 AI 芯片量产上仍缺乏实际案例。尤其是高 SRAM 占比芯片,对工艺波动极为敏感,一旦 bitcell 稳定性不足,最终会直接影响频率、电压窗口和可用面积。对于需要大规模部署的 AI 芯片而言,良率问题不仅意味着成本上升,还会影响供货节奏。