T11-2015标准学习

lcr123123

最近在做RS(528,514) FEC相关内容的学习，瞅了瞅标准的5.4部分，scrambler部分和某厂IP核的工作原理有些出入。所以申了个号想来家园这里寻找一下答案。来都来了，先发个帖子把我遇到的问题先说一下。这个IP的PN-5280扰码器加扰20x 1b’1+256b’0，输出的前66bit数据是0x002aaaafffffffffe，直接解扰会发现：解扰结果在第39bit、第58bit处，原来为0的位置跳变为了1。推测其在加扰时直接将头部1b’1存入了移位寄存器，而不是把加扰结果0存入移位寄存器。（正常情况下，加扰模块移位寄存器存储的是加扰后的数据）令解扰模块将收到的第1bit 0翻转为1后存入移位寄存器（正常情况下，解扰模块移位寄存器存储的是解扰前的数据），看似解决了在此输出下的解扰问题（仅验证了前528bit，跳变消失了）。

但我并不理解这里对同步头的处理方式，怀揣着“真的是这样吗？为什么要这样？”的疑问，来到家园寻找一下前辈们的探讨。