FEC及ECC简介

wucangyu

原文请参考：<<Understanding FEC and Its Implementation in Cisco Optics>>

------------------------------------------------------------------------------------------------------------------------------------------------
FEC是一种技术，用于在传输之前 通过向消息块 附加 冗余比特 和 错误校验码 来检测和纠正 比特流中的一定数量的错误。

该添加 包含关于实际数据的足够信息，以使 接收端的FEC解码器 能够重建原始消息。

FEC解码器可以识别错误接收的比特并对其进行纠正。然后，在将消息传递给网络上层之前，它会删除冗余比特。

因为FEC解码器只使用冗余比特来检测和纠正错误，所以它不会请求重新传输整个错误帧，从而节省了原本用于重新传输的带宽。

FEC使用n个符号码字，由 k个符号长的数据块 和 n-k个符号长的奇偶校验块（代码和冗余位）组成（见图5）。

我们用 有序对（n，k）表示特定的FEC。可以识别和纠正的损坏比特的类型和 最大数量 由特定纠错码（ECC）的设计决定，因此不同的前向纠错码适用于不同的网络实现和性能水平。  

FEC从 发送端 开始，FEC编码器 使用复多项式函数 对数据块进行 过采样，以生成 错误多项式（见图6）。

该过程创建 校验(比特)位，将其附加到数据块上以 创建FEC码字，该码字被引入传输网络。

在接收端，错误检测 和 纠正 基于计算接收到的码字的“校正子”。

尽管 计算校正子的具体细节因ECC而异，但一般来说，校正子是一种数学工具，用于表示 发送校验 和 接收校验 之间的差异。

如果码字传输没有错误，则校正子将为零。如果校正子向量为非零，则可用于确定 最可能的错误。

只要接收器 正确地接收了 多项式的许多点，它就可以推断出原始多项式的形式，然后对数据进行校正和解码。

最后，解码器在将消息传递到网络的上层之前删除冗余比特。

ECC从 发送侧的PCS层开始。数据通过 FEC编码器算法运行，以 生成 由 数据块和校验块 组成的码字。

在 接收侧，FEC解码器算法分析数据以 检测 和 纠正 任何错误。

FEC发生在电气领域。就七层开放系统互连（OSI）参考模型而言，FEC层是PHY的一个元素，位于物理编码子层（PCS）和物理介质连接（PMA）层 之间（见图7）。

FEC块 通常位于交换机/路由器的ASIC中。在其他情况下，例如在某些100G光学器件中，它位于模块本身中。  


FEC层 夹在 物理编码子层（PCS）和 物理介质连接层（PMA） 之间，物理编码子层（PCS）将 数据比特 编码 为 代码组 以供传输，物理介质连接层（PMA）将符号流 传递到 实际收发器 或 从实际收发器 传递符号流。

Error-Correcting Codes (ECCs)
已经开发了各种各样的ECC 来满足 不同的 网络应用 和 需求。

ECC可分为 硬件决定 或者 软件决定（见图8）。

在 硬件决定FEC中，接收器 将 比特的值 决定为0或1。硬件决定FEC包括一组 称为块(编)码的ECC。

块(编)码 使用 以 固定间距发送的固定数据块大小。这些 编码 包括 罗德-所罗门(编)码、火码 和 汉明码 等。

纠错码 可分为 硬判决码 和 软判决码。硬判决FEC由一组使用 固定码字和间隔的块码执行。 软判决FEC 由 不使用固定码字大小或间距的卷积码执行。

在 软件决定FEC中，比特的可能值 被划分为0到1之间的多个级别。
   
该编码使用该数据来确定 比特为0或1的概率。这种方法可以产生 比 硬件决定FEC 高约3dB的编码增益。

软件决定FEC涉及高度复杂的算法，这些算法难以执行，需要更多的处理时间，从而增加了延迟。由于这些原因，软件决定FEC在光网络中尚未得到广泛应用。

通过多源协议（MSA）和国际标准的结合，光通信行业 制定了关于 如何 以及 何时 在传输设备中实施FEC的详细规范。

要发布合格的设备，制造可插拔光学器件、交换机和路由器的供应商必须符合相关规范。

以太网标准（IEEE802.3bj）背板和铜缆研究小组定义了两个100 Gb/s背板目标：

.25 Gbps的非归零（NRZ）信令：也称为两级脉冲幅度调制（PAM-2），NRZ用于使用低损耗背板材料设计的高性能网络的新背板设计。

.12.5GBaud的四电平脉冲幅度调制（PAM-4）：在PAM-4中，脉冲幅度可以作为 四个电平之一 读出。该技术 增加了带宽，但幅度水平之间的差异减小会降低信噪比。PAM-4 PHY旨在适应 由 低性能材料制成的 传统信道。

IEEE802.3bj工作组研究了各种FEC选项，并探讨了延迟、编码增益和复杂性之间的权衡。他们选择了 硬件决定FEC，因为它比 软件决定FEC消耗更少的功率，架构也不那么复杂。