通信人家园

 找回密码
 注册

只需一步,快速开始

短信验证,便捷登录

搜索

军衔等级:

  大元帅

注册:2007-12-102734
跳转到指定楼层
1#
发表于 2026-7-6 10:38:47 |只看该作者 |倒序浏览

今年5月25日,华为半导体负责人何庭波在中国科学院科技论文预发布平台ChinaXiv上首次发布《面向多层级电子系统的时间缩微理论》预印本(V1版本),尝试为后摩尔时代的半导体演进寻找一条新的技术路径。


与过去数十年围绕晶体管几何尺寸不断缩小的“几何缩微”不同,这一理论提出,以“时间(τ)缩微”替代“几何缩微”作为电子系统持续演进的新目标,通过LogicFolding(逻辑折叠)、Unified Bus(统一总线)以及Hi-ONE光互连等技术,从器件、电路、芯片到系统多个层级持续压缩信号传播时间,实现性能、能效与系统集成度的持续提升。


7月3日,何庭波在ChinaXiv发布V2版本。相比V1版本,新版论文的核心理论并未改变,但补充了大量实测数据和工程细节,并进一步细化了麒麟处理器和昇腾AI平台未来数年的演进路线。


举报本楼

本帖有 7 个回帖,您需要登录后才能浏览 登录 | 注册
您需要登录后才可以回帖 登录 | 注册 |

版规|手机版|C114 ( 沪ICP备12002291号-1 )|联系我们 |网站地图  

GMT+8, 2026-7-7 02:31 , Processed in 0.510374 second(s), 19 queries , Gzip On.

Copyright © 1999-2025 C114 All Rights Reserved

Discuz Licensed

回顶部