通信人家园

 找回密码
 注册

只需一步,快速开始

短信验证,便捷登录

搜索

军衔等级:

  新兵

注册:2008-4-13
跳转到指定楼层
1#
发表于 2008-4-13 12:51:00 |只看该作者 |倒序浏览
<p>就是分成三个模块后 如何编写Verilog HDL的源程序啊?</p><p>是不是很难呢??<br/></p><p>哪位大侠指点一下迷津???</p><p></p>

举报本楼

本帖有 2 个回帖,您需要登录后才能浏览 登录 | 注册
您需要登录后才可以回帖 登录 | 注册 |

版规|手机版|C114 ( 沪ICP备12002291号-1 )|联系我们 |网站地图  

GMT+8, 2025-7-24 01:13 , Processed in 0.081193 second(s), 17 queries , Gzip On.

Copyright © 1999-2025 C114 All Rights Reserved

Discuz Licensed

回顶部