ZX297520V3T LTE CAT4 芯片简介

mryh

芯片概述及特点
ZX297520V3T 芯片是一颗实现了LTE/WCDMA/TD-SCDMA/GSM modem 功能的多
模数字基带芯片，采用TSMC28nm HPC 工艺，主要应用为多模数据卡、MiFi 或者功
能机，在LTE 模式下定义为Category 4 终端时，通过下行DL-MIMO、以及上行UL
单天线发送，可支持下行150Mbps、上行50Mbps（峰值速率）的数据吞吐量。
ZX297520V3T 芯片包括以下处理器：2 个CORTEX-A53（应用处理器和协议栈处理
器），1 个DSP（物理层处理器），1 个M0 处理器（本文也作RM）。
CORTEX-A53 处理器特点：
 最高频率624MHz
 实现ARM 的V8 架构；
 支持32bit 和64bit 指令集；
 支持In-order 流水线；
 支持集成L2 cache；
 支持AMBA 4 ACE 总线接口；
 支持40-bit 物理寻址（1TB）；
 支持L1 cache：32KB I$+32KB D$；
 支持L2 cache：128KB；
 作用：1 个作为AP 处理器，主要运行应用程序。1 个作为PS 处理器，主要处理
协议栈相关内容。
DSP 处理器特点：
 最高频率491.5MHz
 4-way 的超级流水线结构；
 4 个ALU（2 个40bit，2 个16bit）；
 2 个MAU；
 全静态8 级Pipeline 设计；
 可选的软件开发环境；
 两个16 位定时器；
支持16 个中断源，6 级中断优先级；12 个外部可屏蔽中断，2 个内部timer 中断，
2 个非屏蔽中断；
 32 位指令/数据地址空间；
 对外有2 个Master 32 位地址接口，1 个Slave 32 位地址接口；
 32KB 数据Cache，32KB 指令Cache；
 256KB L2 Cache；
 64KB 的ITCM，64KB 的DTCM；
 支持normal、idle、sleep、halt、shutdown 五种内核工作模式；
 不支持MBIST；
 支持标准的JTAG 接口；
 主要处理物理层相关内容。

外设应用接口特点：
 1 个USB 控制器，兼容USB2.0/USB1.1 协议的接口，接口速率最大支持480Mbps，
支持Host 和Device 模式，不支持OTG 模式，9 个in 端点，9 个out 端点。
 1 个USB HSIC 接口，支持HOST 和Device 模式，高速480Mbps，9 个in 端点，
9 个out 端点，支持CTRL/BULK/INTR/ISO 四种标准传输类型。
 2 个I2C 接口，标准模式：100KHz，快速模式：400KHz，高速模式：3.4MHz。
 2 个I2S 接口，最高支持192Khz 采样率。支持PCM 格式，支持TDM 模式。
 3 个UART 串口，最大传输速率4Mbps，其中都支持4 线，UART0 支持RXD 信
号产生唤醒中断。
 3 个SSP 串口，master 模式最大传输速率52Mbps，slave 模式最大传输速率
26Mbps。
 2 个SD 控制器，SD0 只支持master 模式，支持SDR50/DD50/SDR25/SDR104
格式。SD1 支持master 和device 模式，支持SDR50/DDR50/SDR25 模式。
2 个USIM 卡接口。
 PWM 控制，支持2 路输出。
 1 个5*6 keypad。
 1 个GMAC 接口，支持百兆RMII 接口。
 1 个MCU_LCD 接口，支持8bit/9bit/16bit/18bit，支持最大分辨率320*240。
 输出总共复用136 个GPIO。